台积电公布CPO封装等技术布局

随着AI服务器运算需求的高速增长，数据传输的延迟与功耗成为业界急需克服的关键瓶颈。为突破传统铜线的物理极限，紧凑型通用光子引擎（COUPE）与光电共封装（CPO）技术正成为新世代AI基础设施的核心解方，也成为半导体业界关注的焦点。期待透过将光学元件与核心逻辑芯片的距离大幅缩短，未来的服务器传输将迎来延迟降低最高达95%的惊人跃进。

期待能突破铜线极限，光学传输深入服务器核心，针对紧凑型通用光子引擎（COUPE）与光电共封装（CPO）技术，台积电在年度技术论坛上也做出了相关说明。

台积电表示，在典型的AI服务器架构中，运算托盘内的GPU与负责数据分配的交换器（Switch）之间传统上多依赖铜线连接，而交换器与交换器之间则已广泛采用光学传输。为进一步提升整体传输效能，业界积极推动紧凑型光学封装（COP），其核心理念是“尽可能以光学传输取代铜线”，甚至在电路板上最后的几公分也改采光学连接。

台积电业务开发组织副总经理袁立本指出，这项技术的核心在于利用SOIC（系统整合芯片）技术，将普通的逻辑芯片（即电子集成电路，EIC）与光学芯片（PIC）进行紧密整合。当光讯号进入后，这两种芯片会互相协作，将光讯号翻译成电讯号再输出给核心的GPU。

图片来源：台积电

封装技术三部曲：从插拔式到中间层的终极跃进

硅光子封装技术的演进可分为三个重要阶段：

插拔式与电路板层级（On-PCB）：此为2025年的主流与现有方案，光电转换后仍需透过铜线行经较长的电路板与晶片基板，虽然已有进步但传输距离仍相对较长。

基板层级（On-Substrate）：2026年下半年的重大进展，是将光学转换元件从电路板移入芯片封装的基板上。仅仅是缩短这段微小的实体距离，就带来了显著的效能跃升。数据显示，在基板上搭载COUPE技术的CPO，可提供传统铜线4倍的功耗效率，并将传输延迟大幅减少高达90%。

中介层层级（On-Interposer）：这是技术发展的下一步，也是进阶效能的关键。透过在中间层上使用COUPE技术，将光学元件推得离核心运算单元更近，预计可实现10倍的功耗效率与高达95%的延迟减少。专家解释，下一阶段的传输速率提升，并非来自光学速度本身的改变，而是因为电讯号转换后的实体传输距离更贴近逻辑运算核心。

根据台积电的最新研发进度，搭载COUPE技术的全球首个200Gbps微环调变器（MRM）预计将于2026年进入量产。在优异的制程控制下，采用该技术的MRM能实现低于1E-08的极低位误差率。展望未来，业界将持续扩展技术量能，朝向400Gbps调变器、多波长技术与多列光纤阵列单元发展，终极目标是在2030年实现高达4Tbps/mm的带宽密度。

尽管目前的CPO技术主要仍应用于交换器上的数据沟通，但包括广达等业界专家的终极梦想，是能让光信号直接跨越交换器进入GPU。随着3D Fabric等先进封装技术持续推进，未来我们将有望看到高带宽记忆体（HBM）、逻辑芯片与光学封装在同一架构中完美堆叠，为下一代AI运算奠定无与伦比的硬件基石。（来源：Technews）

转载请标注来源！更多LED资讯敬请关注官网(www.ledinside.cn)或搜索微信公众账号(LEDinside)。