群创加速半导体转型，首发Chip Last技术平台

9月1日，群创首次对外发表Chip Last（后芯片制程）技术平台，并同步布局高密度异质整合（HIPoS；Heterogeneous Integration Panel on Substrate）及Chip First（先贴附芯片制程）面板级测试方案。其中，Chip Last下一阶段将进入客户验证，目标明（2027）年下半年投入量产，锁定AI、高效能运算（HPC）等先进封装应用。

随着AI、HPC及车用电子带动芯片朝Chiplet及异质整合发展，对先进封装对尺寸、成本及整合能力的要求同步提高。群创此次将既有面板制程能力延伸至半导体封装，除先前布局的Chip First及TGV技术外，进一步增加Chip Last与HIPoS平台，扩大FOPLP技术范围。

在Chip Last方面，群创以Core为高密度异质整合核心，结合多层重布线层（RDL）及内埋核心（Embedded Core）两种结构，希望因应多芯片整合需求。公司目前采用620mm×670mm面板规格，可支持多层RDL及类CoPoS-L先进封装平台，线宽/线距能力最低可达2/2μm。

图片来源：群创

群创董事长暨执行长洪进扬表示，大尺寸面板应用于先进封装，可提高材料利用率及单位产出，因应AI、HPC芯片尺寸放大所带来的成本压力。后续将持续进行客户认证并逐步导入量产，应用市场除AI、HPC外，也涵盖光通信、机器人及车用电子。

除了封装制程，群创也将既有制造资源延伸至测试服务。针对Chip First制程，公司开发面板级测试方案，目前可支援最高64颗芯片同步测试；依公司测试结果，可减少探针移动及换片时间，测试效率提升50%至80%，并搭配ESD防护及多温区测试能力。

在产能建置上，群创利用既有TFT厂房建置生产线，并规划从裸芯测试、封装至成品测试的一站式服务，希望借由既有厂房与设备资源降低新产线建置时间，进一步串联封装及测试制程。

目前群创FOPLP仍处于扩大技术平台及客户验证阶段，后续营运贡献仍须观察客户认证、量产进度及实际接单状况。其中，Chip Last预计2027年下半年进入量产，将是公司先进封装布局能否进一步转化为营收的重要观察点。（来源：MoneyDJ）

转载请标注来源！更多LED资讯敬请关注官网(www.ledinside.cn)或搜索微信公众账号(LEDinside)。